A 500-kSPS Split-SAR ADC for Foreground Calibration

초록

본 논문은 split SAR ADC 의 split capacitive DAC(CDAC)에서 LSB array 의 parasitic capacitance 와 bridge capacitor mismatch 에 의한 선형성 감소를 보정하기 위한 forground calibration 방식을 제안한다. Split-CDAC 내에서 LSB array 의 parasitic capacitanc 와 bridge capacitor mismatch 에 의한 비선형성은 LSB array 의 gain error (1/α)로 모델링 할 수 있다[1]. 제안하는 방식은 CDAC 의 switching 을 통해 MSB array 의 LSB capacitance 와 LSB array 의 total capacitance 의 크기를 비교하여 LSB array 의 gain error 를 보정하기 위한 값(α)을 찾아낸다[2]. 해당 방식을 검증하기 위해 Fig. 1 과 같이 500kSPS split-SAR ADC 가 설계되었다. Fig. 2 는 설계된 bridge capacitor 이다. Calibration 을 적용하기 위해 unit capacitor(Cu)는 직/병렬로 연결하여 1.33Cu로 설계하였다. Parasitic capacitor 에 의해 의도한 것보다 작은 0.75Cu를 갖게 되어 prototype ADC 를 측정한 결과, dynamic performance 는 SNR=42.15dB, ENOB=6.7bit 으로 측정되었다.